(1)壹個並行輸入/輸出的LSI芯片,多功能的I/O器件,可作為CPU總線與外圍的接口.
(2)具有24個可編程設置的I/O口,即使3組8位的I/O口為PA口,PB口和PC口.它們又可分為兩組12位的I/O口,A組包括A口及C口(高4位,PC4~PC7),B組包括B口及C口(低4位,PC0~PC3).A組可設置為基本的I/O口,閃控(STROBE)的I/O閃控式,雙向I/O3種模式;B組只能設置為基本I/O或閃控式I/O兩種模式,而這些操作模式完全由控制寄存器的控制字決定.
8255引腳功能
RESET:復位輸入線，當該輸入端外於高電平時，所有內部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成輸入方式。
CS:芯片選擇信號線，當這個輸入引腳為低電平時,即/CS=0時,表示芯片被選中，允許8255與CPU進行通訊;/CS=1時,8255無法與CPU做數據傳輸.
RD:讀信號線，當這個輸入引腳為低電平時,即/RD=0且/CS=0時,允許8255通過數據總線向CPU發送數據或狀態信息，即CPU從8255讀取信息或數據。
WR:寫入信號，當這個輸入引腳為低電平時,即/WR=0且/CS=0時,允許CPU將數據或控制字寫入8255。
D0～D7:三態雙向數據總線，8255與CPU數據傳送的通道，當CPU 執行輸入輸出指令時，通過它實現8位數據的讀/寫操作，控制字和狀態信息也通過數據總線傳送。
PA0～PA7:端口A輸入輸出線，壹個8位的數據輸出鎖存器/緩沖器， 壹個8位的數據輸入鎖存器。
PB0～PB7:端口B輸入輸出線，壹個8位的I/O鎖存器， 壹個8位的輸入輸出緩沖器。
PC0～PC7:端口C輸入輸出線，壹個8位的數據輸出鎖存器/緩沖器， 壹個8位的數據輸入緩沖器。端口C可以通過工作方式設定而分成2個4位的端口， 每個4位的端口包含壹個4位的鎖存器，分別與端口A和端口B配合使用，可作為控制信號輸出或狀態信號輸入端口。'
A0,A1:地址選擇線,用來選擇8255的PA口,PB口,PC口和控制寄存器.
當A0=0,A1=0時,PA口被選擇;
當A0=0,A1=1時,PB口被選擇;
當A0=1,A1=0時,PC口被選擇;
當A0=1.A1=1時,控制寄存器被選擇.