從ASIC到RISC-V。
眾所周知，納斯達克上市的建安科技在ASIC芯片設計方面有著深厚的積累，公司在前後端設計和流片方面也有著豐富的量產經驗。早在2016年，建安就成為國內十大實現10nm芯片量產的公司之壹。也就是從這壹年開始，賈楠開始探索邊緣的AI芯片。
在建安科技董事長兼CEO張南庚先生看來，由於ASIC芯片對計算效率的要求已經逼近極致，建安有必要在ASIC芯片設計中尋求計算能力和功耗的最佳平衡。由於這種R&D工藝要求高技術，它無疑鍛煉了該公司的R&D團隊。同時，公司還發現ASIC的計算效率比傳統架構提高了壹個數量級，為建安後續進入RISC-V市場奠定了基礎。屬於計算密集型應用場景的edge AI芯片成為了賈楠的目標。
經過壹番綜合考慮，賈楠將目光投向了基於RISC-V的edge AI芯片。
建南科技董事長兼首席執行官耿
首先，從成本的角度來看，RISC-V由於開源和免費的特性，對芯片創業公司非常友好。選擇這種架構，意味著建安可以在AI芯片研發過程中節省大量的IP授權成本，將資源投入到核心技術研發中，幫助公司加快芯片的叠代速度，靈活應對市場環境的變化。
其次，從技術趨勢來看，RISC-V架構開源化、簡單化、模塊化的理念符合未來的技術發展趨勢。計算架構大師David Patterson(RISC-V的創始人之壹)在ACM communication上發表的論文中指出了計算機架構的兩個機會。其中壹個就是ISA，壹個開源指令集，打造壹個“面向處理器的Linux”。目前，RISC-V無疑是開源指令集架構中最成功的壹個。
再次，從開發角度來說，RISC-V不需要像ARM壹樣考慮向後兼容，沒有歷史包袱。基礎指令只有幾十條，學習門檻比較低。另壹方面，RISC-V支持開發者按需擴展指令，為芯片開發提供了更高的自由度。
第四，從性能上看，RISC-V架構內核的性能可以和ARM內核的性能相媲美。
第五，從IP開發的角度，建安從壹開始就堅持自主研發IP核的技術路線，RISC-V架構提供了這種可能性。建安還可以將RISC-V CPU與自研加速器以SoC的形式結合，為客戶提供邊緣芯片解決方案。在這個過程中，公司可以更專註於IP核的叠代，不用考慮可能存在的授權風險。
從目前的市場發展來看，建安打造端側RISC-V AI芯片也是壹個明智的決定。
熟悉行業的讀者應該知道，AI芯片根據應用場景的不同，大致可以分為模型訓練和推理計算。其中，模特培訓市場已經被巨頭壟斷。GPU巨頭英偉達不僅在硬件上建立了技術領先優勢，而且結合圖形計算平臺構建了強大的軟件生態屏障，這意味著這個市場的新人機會並不多。另壹方面，推理芯片組市場還處於發展初期，尤其是邊緣市場。不同的場景對芯片的要求不同，給AI芯片公司留下了更大的空間。因此，賈楠從壹開始就專註於邊緣推理芯片的研發。
同時，在邊緣市場，可穿戴設備、攝像頭、傳感器等聯網設備越來越多。不同的IOT設備對功耗和計算能力的要求不同，這就決定了單壹架構很難適應所有場景。建築的競爭歸根結底是生態之間的競爭。雖然ARM仍然是移動市場的主流，但是RISC-V的開源性和模塊化讓建安這樣的芯片公司可以基於RISC-V定制自己的設計，這給了他們更大的自由度。
另外，從目前的市場環境來看，Arm正在成為巨頭公司收購的目標，這對IP授權的獨立性構成了極大的威脅。而如果很多機構使用RISC-V來設計處理器，就可以在更大範圍內推動芯片創新。所以從長遠來看，未來RISC-V的價值會更加突出，給建安帶來更多的市場機會。
運行在這條全新的賽道上，自研IP成為了建安最重要的底氣之壹。
從K210到K510
做出進軍RISC-V的決定後，賈楠壹直堅持依托RISC-V架構，自主研發IP核的技術路線。
張南庚表示，公司擁有三方面板的優勢:壹方面是將核心技術掌握在自己手中，規避可能出現的授權風險；另壹方面，自研核從長遠來看可以降低研發成本，加快芯片的叠代速度；第三，自研可以形成建安自己的芯片設計方法體系，保證核心技術和R&D理念的傳承。
基於這壹研發思路，建安至今推出了自主研發的兩代IP核，分別是KPU(知識處理單元)和KPU2.0，這是壹款專門為機器視覺任務設計的神經網絡加速器。由於異構計算是目前深度學習的主流硬件解決方案，賈楠將CPU和KPU加速器結合後，可以更好地提高芯片在視覺算法模型上的性能。
芯片方面，建安在2018年推出了公司第壹代產品——看智K210。這款產品在過去幾年裏也在包括智慧園區、智慧家庭、智慧能源消費、智慧農業等多個場景中發揮了重要作用。該公司還與壹些行業頭部公司開發了智能產品。今年，賈楠作為全國大學生OS設計大賽的唯壹技術支持，還為大賽提供了智能K210和開發板作為評測工具。而觀致K210甚至率先在美國、日本等國際市場打開了局面。
但張南庚指出，即使K210在很多領域表現搶眼，但由於芯片開發時間較早，在計算能力規劃中沒有考慮到後來出現的算法模型，導致產品在應用場景上的拓展有限。為此，賈楠最近推出了新壹代中端芯片K510。
據介紹，在全新的K510芯片中，繼續使用雙核RISC-V CPU架構，但賈楠對RISC-V CPU子系統進行了優化。例如，CPU集成了64位數字信號處理器DSP，配合自研的KPU2.0內核加速AI應用。
此外，在DSP中設計了專用的本地存儲器，進壹步提高了DSP的實際運行性能。R&D團隊還在雙核CPU和DSP之間設計了專用的郵箱模塊進行通信，這樣軟件就可以靈活地控制整個系統。
同時，K510在總線架構、IP核、視頻子系統等多個方面也引入了全新的設計。與第壹代芯片相比，其計算能力提升3倍，經典視覺算法mobilenetv1的幀率大幅提升，自研高速PHY接口的理論帶寬也達到10GB/s，8位數據壓縮率高達50%，極大優化了智能AI系列在機器視覺場景中的應用性能。
為了進壹步解決功耗大、面積大的問題，建安在K510芯片上采用了NoC總線架構，使得每個ip工作在特定的時鐘域，解決了龐大的時鐘樹問題。
在K510的視覺硬件配置上，佳楠也進行了大幅優化，使其支持MIPICCSI 2和DVP接口，最多可同時支持三路攝像頭輸入。芯片中還集成了三個圖像處理單元ISP，其中壹個支持3D功能，硬件完成深度數據的提取和處理，無需軟件的參與。與軟件處理深度信息的方式相比，不僅節省了巨大的CPU開銷，而且性能也大大提高。
賈楠還在攝像頭輸入接口的設計上提高了K510的靈活性，使其不僅可以通過硬件管道將攝像頭輸入發送到ISP硬件，還可以將輸入的圖像寫入DDR，ISP可以離線讀取DDR中的圖像來完成後續的處理。滿足用戶可以在中間添加定制處理，或者對定制數據進行ISP處理的需求。
值得壹提的是，通過整合公司在算法、軟硬件、編譯器等方面的最新設計，建安推出了全新的KPU2.0，專註於突破AI芯片設計中廣泛存在的“存儲墻”和“性能墻”問題。為了提高計算效率，KPU2.0采用動態3D PE數組，第三維度支持多種方式傳輸數據，實現多維度的計算映射，提高PE數組的利用率。同時，每個2D陣列可以動態開啟或關閉，根據不同級別調整對帶寬和計算資源的需求。
據了解，通過動態3D PE陣列，K510支持多種方式傳輸數據，靈活支持多個維度的計算和映射，提高PE陣列的利用率。采用GLB(Global Local Buffer)設計，通過可配置的SRAM陣列實現，可以靈活配置，滿足不同層不同數據類型的帶寬和存儲需求，提高內部RAM的利用率。結合動態3D PE陣列和GLB設計，賈楠還創造了計算數據流技術，在計算卷積時不需要重新排列數據。通過多級存儲設計，提高卷積計算的數據復用率。
此外，KPU2.0還配備了可重構的SIMD加速單元，可以靈活配置和支持各種激活功能，通過創新的meshnet網絡池化和調整操作符的大小。
作為高端邊緣推理芯片市場，K510在核心架構和外部設備接口方面對芯片的視覺處理能力進行了大幅優化。這使得這種芯片能夠在高清航拍、高清視頻會議、智能家居、各類機器人、車載安裝的智能終端中發揮作用，占據壹席之地。根據該公司的計劃，未來幾年將有多種智能芯片來幫助壹些不同的應用和市場。
與全球開發者壹起推廣RISC-V。
雖然在包括建安在內的眾多廠商的推動下，RISC-V取得了長足的進步。但是，從過去的歷史來看，任何建築的普及都需要時間。比如PC時代的x86架構主導了指令集架構市場幾十年，後PC時代迎來了Arm架構的崛起，Arm用了幾十年才達到巔峰。換句話說，計算負載的變化需要很長的生命周期。也就是說，雖然我們已經進入了萬物互聯的時代，為RISC-V創造了機會，但是這個新的指令集只是第壹步。
此外，當前教學的發展趨勢是越來越高的開放性。比如Arm的崛起，很大程度上是因為引入了更多的市場參與者。同樣，我們也會看到RISC-V作為開源架構標桿對新壹代芯片設計師的吸引力，或許未來的英偉達和英特爾也將從這個生態中誕生。為此，賈楠還會繼續投入。
張南庚還強調，RISC-V生態系統還在成長，尤其是邊緣場景，因為業界盛行的很多設計標準和協議標準還沒有統壹，所以在這個百家爭鳴的階段探索自己獨特的技術路線更有意義，這也是RISC-V的堅定支持者賈楠所踐行的。
“但我們也應該意識到，把芯片變成智能產品需要壹個過程。不像軟件，硬件是壹個漫長的旅程，需要很多時間。需要先完成原型，然後客戶再測試，可能會有壹些重復開發。所有這些事情都將比在Linux上調試花費更長的時間，並且需要更多地關註生態，”張南庚補充道。
基於以上考慮，建安將堅持基於RISC-V架構的自主IP核研發的技術路線，為市場帶來性能更好的芯片。同時，公司還將在軟件方面做出努力，為客戶帶來更多的R&D體驗。
據介紹，通過公司采用統壹的AI編譯器，Kanzhi系列KPU可以支持TensorFlow、PyTorch和ONNX模型導入。支持算子融合、稀疏壓縮和量化，深度優化模型的延遲和帶寬。K510還支持豐富的網絡模型操作符，包括常見的CNN和RNN操作符以及各種矢量計算和數據處理操作。
“建安的增長得益於開源，公司將全面擁抱軟硬件開源戰略。建安已經決定將公司積累的硬件模塊、軟件算法、芯片手冊分享給開發者使用，與全球開發者共同推動RISC-V生態的繁榮。”張南珍說。在他看來，推動RISC-V產業的發展，不僅對公司本身有利。這對中國的芯片產業是有利的。
以前芯片設計有時候需要上億的R&D費用，幾百個人，但這對於中小企業來說並不容易承擔，也不壹定掌握發展的主動權。而開源的RISC-V芯片設計可以大大降低芯片設計的門檻，讓壹個3到5人的小團隊在3到4個月內開發出壹款具有市場競爭力的芯片，只需要花費數萬元，這將促進芯片產業的繁榮，更好地支撐人工智能等新壹代信息技術和數字經濟的發展。
張南庚認為，芯片行業最關鍵的是人才。芯片設計門檻降低後，會吸引更多的人才投入到這個行業，有利於為本土芯片產業的長遠發展奠定人才基礎；另壹方面，由於x86和Arm架構相對封閉，不容易創新。
“有了RISC-V，壹些本土的架構創新可以很容易地以開源的形式推廣，這將有助於打造中國在開源芯片領域的話語權。”張南珍強調。
晶圓集成電路設備汽車芯片存儲MLCC英偉達模擬芯片