加法器原理及電路圖如下：
二進制加法1個bit的二進制相加,結果將會是2個bit。多出來的那個bit是進位,就像十進制的兩個數相加壹樣。0+0=000+1=011+0=011+1=10結果為2位,前面是輸出的進位,後面是個位半加器並不需要考慮什麽原因,只需要輸入輸出對應關系是正確的,電路就是想要的。
擴展資料：
加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。
在電子學中，加法器是壹種數位電路，其可進行數字的加法計算。三碼，主要的加法器是以二進制作運算。由於負數可用二的補數來表示，所以加減器也就不那麽必要。
可以看出，上法是將32位的加法1位1位串行進行的，要縮短進行的時間，就應設法使上敘進行過程並行化。
加法器
逐位進位加法器，在每壹位的計算時，都在等待前壹位的進位。那麽不妨預先考慮進位輸入的所有可能，對於二進制加法來說，就是0與1兩種可能，並提前計算出若幹位針對這兩種可能性的結果。等到前壹位的進位來到時，可以通過壹個雙路開關選出輸出結果。這就是進位選擇加法器的思想。提前計算多少位的數據為宜？
同為32位的情況：線形進位選擇加法器，方法是分N級，每級計算32/N位；平方根進位選擇加法器，考慮到使兩個路徑，提前計算出若幹位針對這兩種可能性的結果的路徑，上壹位的進位通過前面的結構的路徑）的延時達到相等或是近似。
方法，或是2345666即第壹級相加2位，第二級3位，第三級4位，第四級5位，第五級6位，第六級6位，第七級6位；或是345677即第壹級相加3位，第二級4位，第三級5位，第四級6位，第五級7位，第六級7位。